wire是什么意思啊,reg和wire的区别？

简单来说硬件描述语言有两种用途wire是什么意思啊：1、仿真，2、综合。对于wire和reg，也要从这两个角度来考虑。*********************************************************************************从仿真的角度来说，HDL语言面对的是编译器（如Modelsim等），相当于软件思路。这时：wire对应于连续赋值，如assignreg对应于过程赋值，如always，initial*********************************************************************************从综合的角度来说，HDL语言面对的是综合器（如DC等），要从电路的角度来考虑。这时：1、wire型的变量综合出来一般是一根导线；2、reg变量在always块中有两种情况：(1)、always后的敏感表中是（aorborc）形式的，也就是不带时钟边沿的，综合出来还是组合逻辑(2)、always后的敏感表中是（posedgeclk）形式的，也就是带边沿的，综合出来一般是时序逻辑，会包含触发器（Flip－Flop）在设计中，输入信号一般来说你是不知道上一级是寄存器输出还是组合逻辑输出，那么对于本级来说就是一根导线，也就是wire型。而输出信号则由你自己来决定是寄存器输出还是组合逻辑输出，wire型、reg型都可以。但一般的，整个设计的外部输出（即最顶层模块的输出），要求是寄存器输出，较稳定、扇出能力也较好。为什么在verilog中要定义wire?有几种情况变量需要定义成wire。第一。assign语句例如：rega,b;wireand_result;…assignand_result=a&&b;你可以试试把wire定义成reg。综合器会报错。第二。元件例化时候的输出必须用wire例如：wiredout;ramu_ram(….out(dout)…);wire按照国外的教材上面的定义：wire为无逻辑连线。只做连线，wire本身是不带逻辑性的，所以输入什么输出就是什么。所以你尝试着用always语句对wire变量赋值。综合器就会报错。那么你可能会问。assignc=a&&b不是就是对wire的赋值吗？其实并非如此。综合器综合时将a&&b综合成ab经过一个与门。而c只是连接到与门输出的线。正真综合出与门的是&&。而不是c。AbstractVerilog初学者最常见的问题：『什麼时候该用wire?什麼时候又该用reg?』Introduction大体上来说，wire和reg都类似於C/C++的变数，但若此变数要放在begin…end内，该变数就须使用reg，在begin…end之外，则使用wire。另外使用wire时，须搭配assign；reg则不必。input，ouput，inout预设值都是wire。若wire和reg用错地方，compiler都会提醒，所以不必太担心。一个很重要的观念，在Verilog中使用reg，并不表示合成後就是暂存器(register)。若在组合电路中使用reg，合成後仍只是net，唯有在循序电路中使用reg，合成後才会以flip-flop形式表示成register。

1、ACH的是比wire便宜的交易。

2、ACH的是通过批处理，而wire要求实时完成。

3、wire是ACH的传输更快的替代方案。

4、交易较大数额的钱时，wire安全很多。

5、ACH是自动结算。ACH只对账号，不对人。

6、另一方面转移线是用联邦储备系统的银行转帐的银行。发送银行和接收银行会为这项服务收取费用。而wire则要看系统审核，更加严格。 ACH全称–The Automated Clearinghouse 是一种电子支付系统，用来为美国全国范围内的机构进行电子信用和借记转帐支付。是用客户的银行帐户和路径信息进行处理的一种支付方式。

wire与reg类型的区别：

wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。

reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器。

默认初始值是x。

reg相当于存储单元，wire相当于物理连线。

Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。其中x代表一个未被预置初始状态的变量或者是由于由两个或多个驱动装置试图将之设定为不同的值而引起的冲突型线型变量。z代表高阻状态或浮空量。

线型数据包括wire,wand,wor等几种类型在被一个以上激励源驱动时，不同的线型数据有各自决定其最终值的分辨办法。

两者的区别是：寄存器型数据保持最后一次的赋值，而线型数据需要持续的驱动

输入端口可以由net/reg驱动，但输入端口只能是net，如a = b & c，输入端口a 只能是net型，但其驱动b，c可以是net/reg型；输出端口可以使net/reg类型，输出端口只能驱动net，如a = b & c，模块的输出端口b,c可以是net/reg型，但它们驱动的a必须是net型；若输出端口在过程块（always/initial）中赋值则为reg型，若在过程块外赋值则为net型。用关键词inout声明一个双向端口, inout端口不能声明为寄存器类型，只能是net类型。

wire表示直通，即只要输入有变化，输出马上无条件地反映；reg表示一定要有触发，输出才会反映输入。

不指定就默认为1位wire类型。专门指定出wire类型，可能是多位或为使程序易读。wire只能被assign连续赋值，reg只能在initial和always中赋值。wire使用在连续赋值语句中，而reg使用在过程赋值语句中。

在连续赋值语句中，表达式右侧的计算结果可以立即更新表达式的左侧。在理解上，相当于一个逻辑之后直接连了一条线，这个逻辑对应于表达式的右侧，而这条线就对应于wire。在过程赋值语句中，表达式右侧的计算结果在某种条件的触发下放到一个变量当中，而这个变量可以声明成reg类型的。根据触发条件的不同，过程赋值语句可以建模不同的硬件结构：如果这个条件是时钟的上升沿或下降沿，那么这个硬件模型就是一个触发器；如果这个条件是某一信号的高电平或低电平，那么这个硬件模型就是一个锁存器；如果这个条件是赋值语句右侧任意操作数的变化，那么这个硬件模型就是一个组合逻辑。

wire型的变量综合出来一般是一根导线；

reg变量在always块中有两种情况： always后的敏感表中是（a or b or c）形式的，也就是不带时钟边沿的，综合出来还是组合逻辑 always后的敏感表中是（posedge clk）形式的，也就是带边沿的，综合出来一般是时序逻辑，会包含触发器（Flip－Flop）

在设计中，输入信号一般来说你是不知道上一级是寄存器输出还是组合逻辑输出，那么对于本级来说就是一根导线，也就是wire型。而输出信号则由你自己来决定是寄存器输出还是组合逻辑输出，wire型、reg型都可以。但一般的，整个设计的外部输出（即最顶层模块的输出），要求是寄存器输出，较稳定、扇出能力也较好。